GROUPE de TRAVAIL

"Nouvelles architectures/technologies des processeurs
et Sûreté de Fonctionnement"


Ce groupe de travail s'intéresse aux évolutions, à la fois architecturales et technologiques, observées au niveau des processeurs actuels. Il cherche à analyser l'impact de ces évolutions sur la sûreté de fonctionnement des systèmes critiques.

Les évolutions architecturales (caches, mécanismes de prédiction, ...) posent de sérieux problèmes dans le cas de systèmes temps-réel dans la mesure où il est difficile de prédire le pire temps d'exécution (WCET) d'un logiciel.

Les évolutions technologiques (réduction de géométrie ou de tension d'alimentation) rendent les processeurs de plus en plus sensibles aux perturbations de l'environnment ce qui se traduit par une augmentation des événements singuliers (SEU, SEL, ...) observés au niveau d'un processeur.

Les participants à ce Groupe de Travail sont identifiés dans le tableau ci-après :
 

Organismes
Noms
AbsInt Christian Ferdinand
AED Nicolas Vaucher

Airbus France

Frédéric Aspro, Rémi Bascans, Jean-Michel Murawski, Jean Souyris

Astrium France Thierry Bedos, Christian Boléat, Olivier Notebaert, Luc Planche, Yong-Dan Shi

ATMEL

Nicolas Renaud

CNES

Emile Remetean, Michel Pignol

ESA/ESTEC Philippe David hili

INPG/TIMA

Lorena Anghel, Fabien Faure, Régis Leveugle, Raoul Velazco

IRISA

Isabelle Puaut

IRIT

Pascal Sainrat

LAAS-CNRS

Jean Arlat, Jacques Henri Collet, Yves Crouzet, Jean-Charles Fabre

THALES

Gérard Colas, Stéphanie Gaudan, Eric Jenn

Technicatome

Stéphane Lautier, Jean-Marc Lecerf (ELTA)

 Les travaux du groupe sont coordonnés par Christian Boléat et Yves Crouzet.

Les réunions s'effectuent selon une périodicité de 2 à 3 mois :


Espace réservé aux
membres du groupe

Sommaire RIS

Cette page est maintenue par
Yves.Crouzet@laas.fr